

(11)Publication number:

08-297986

(43)Date of publication of application: 12.11.1996

(51)Int.CI.

G11C 16/06 H02M 3/00

H02M 3/07

(21)Application number: 07-098823

(71)Applicant: SHARP CORP

(22)Date of filing:

24.04.1995


(72)Inventor: YAMANO KANAME

## (54) NONVOLATILE SEMICONDUCTOR MEMORY

#### (57)Abstract:

PURPOSE: To obtain a memory excellent in power consumption, current supply capacity and balance of performance with respect to the operating speed and can be used easily by a system designer.

CONSTITUTION: A flash memory 1 comprises a DC-DC converter 6 for boosting the power supply voltage VCC to an intermediate level of +7V-+9V, and a charge pump circuit 7 for pumping the intermediate voltage up to a level of about +12V. More specifically, the DC-DC converter 6 having high voltage conversion efficiency and current supply capacity is combined with the charge pump circuit 7 having a short boosting time in a booster circuit.



### LEGAL STATUS

[Date of request for examination]

25.12.1998

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3151123

[Date of registration]

19.01.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-297986

(43)公開日 平成8年(1996)11月12日

| (51) Int.Cl. <sup>6</sup> | 識別記号 | 庁内整理番号 | FΙ            |      | 技術表示箇所               |
|---------------------------|------|--------|---------------|------|----------------------|
| G11C 16/06                |      |        | C 1 1 C 15/00 |      | ∞///∞1· <u>□</u> /// |
| •                         |      |        | G11C 17/00    | 309D |                      |
| H02M 3/00                 |      |        | H 0 2 M 3/00  | ••   |                      |
|                           |      |        | 110 Z W 3/00  | Н    |                      |
| 3/07                      |      |        | 3/07          |      |                      |
|                           |      |        | -, -,         |      |                      |

#### 審査請求 未請求 請求項の数3 OL (全 10 頁)


|          |                 | <b>小田上田</b>        | 不明本 明本項の数3 した (全 10 貝)                |
|----------|-----------------|--------------------|---------------------------------------|
| (21)出顯番号 | 特顧平7-98823      | (71)出額人            | · · · · · · · · · · · · · · · · · · · |
| (22)出顧日  | 平成7年(1995)4月24日 | (72)発明者<br>(74)代理人 | 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内         |
|          | •               |                    |                                       |

## (54) 【発明の名称】 不揮発性半導体記憶装置

#### (57)【要約】

【目的】 電圧変換効率が高く電流供給能力の大きい D C - D C コンバータ 6 と昇圧に要する時間の短いチャージポンプ回路 7 とを組み合わせた昇圧回路を用いることにより、消費電力や電流供給能力と動作速度についての性能バランスが優れたシステムの設計者が使い易いフラッシュメモリ 1 を提供することを目的としている。

【構成】 フラッシュメモリ1の内部に、電源電圧VCC を+7~+9 V程度の中電圧に昇圧するDC-DCコンバータ6と、この中電圧を+12 V程度のチャージポンプ回路7とを備えた。



#### 【特許請求の範囲】

【請求項1】 低電圧と高電圧との間で2種類以上の動作電源電圧を必要とする不揮発性半導体記憶装置において、

外部から供給される低電圧の電源電圧を昇圧するDC-DCコンバータと、

該DC-DCコンバータが昇圧した出力電圧をさらに昇 圧し高電圧の電源電圧として供給するチャージポンプ回 路とを備える不揮発性半導体記憶装置。

【請求項2】 低電圧と中電圧と高電圧の3種類の動作 電源電圧を必要とする不揮発性半導体記憶装置におい て、

外部から供給される低電圧の電源電圧を昇圧し中電圧の電源電圧として供給するDC-DCコンパータと、

該DC-DCコンバータが昇圧した中電圧の電源電圧を さらに昇圧し高電圧の電源電圧として供給するチャージ ポンプ回路とを備える不揮発性半導体記憶装置。

【請求項3】 前記不揮発性半導体記憶装置がフラッシュメモリであり、前記DC-DCコンバータが供給する中電圧の電源電圧が該フラッシュメモリの書き込み時におけるドレイン-ソース端子間に印加されるものである請求項2に記載の不揮発性半導体記憶装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、フラッシュメモリ等のように2種類以上の動作電源電圧を必要とする不揮発性 半導体記憶装置に関する。

[0002]

【従来の技術】上述したフラッシュメモリは、電気的消去が可能な不揮発性半導体記憶装置であるEEPROM (Electrically Erasable Programmable Read Only Memory) の一種である。このフラッシュメモリは、消去動作を素子単位またはブロック単位で一括して行うことにより高集積化が可能となることから、従来のEEPRO Mの用途のみならず、大容量かつ低価格の記憶装置として種々の分野での応用が期待されている。

【0003】かかるフラッシュメモリのメモリセルは、図6に示すように、MOS(MetalOxide Semiconductor)構造のFET(Field Effect Transistor)のゲート電極をコントロールゲートCGとフローティングゲートFGの2重構造としたものであり、このフローティングゲートFG内の電子の有無によりデータの記憶を行うことができる。即ち、コントロールゲートCGに+5V程度の電圧を印加すると共に、ドレインDに1V程度の電圧を印加しソースSを接地(0V)すると、フローティングゲートFG内に電子が存在しない場合にはFETのしきい値電圧が低いためにドレインローソングゲートFG内に電子が存在しない場合にはFETのしたい値電圧が流れる。一方、フローティングゲートFG内に電子が存在する場合には、FETのしきい値電圧が高くなるので、このドレイン電流が流れなくなる。従っ

でて、このドレイン電流によるドレインD側の電位の低下の有無を検出すれば、フローティングゲートFG内の電子の有無に応じたデータの読み出しを行うことができる。

【0004】そして、このデータを消去する場合は、図7に示すように、コントロールゲートCGを接地してドレインDを開放すると共に、ソースSに+12V程度の高電圧を印加する。すると、フローティングゲートFG内の電子がトンネル電流によって引き抜かれてデータが消去される。

【0005】また、データを書き込む場合には、ホット エレクトロンを用いる通常のフラッシュメモリであれ ば、データを消去した状態で、図8に示すように、コン トロールゲートCGに+12V程度の高電圧を印加する と共にソースSを接地し、書き込むデータに応じてドレ インDに+7~+9V程度又は0Vの電圧を印加する。 この際、ドレインDに+7~+9 V程度の電圧を印加す ると、ドレインローソースS間に大きなドレイン電流が 流れ、これによって発生した高エネルギーのホットエレ クトロンがフローティングゲートFG内に注入される。 しかし、ドレインDを接地(0 Vの電圧の印加)した場 合には、このホットエレクトロンによる電子の注入が行 われない。従って、ドレインDに印加する電圧に応じ て、フローティングゲートFGへの電子の注入の有無を 制御することができ、これによってデータの書き込みが 可能となる。

【0006】ところで、フラッシュメモリは、携帯用機器等のようなバッテリを電源とする用途が特に多く期待されている。しかし、上記のようにデータの消去時と書き込み時に+7~+9Vや+12V程度の高電圧を必要とするので、このためにのみ別に高電圧の電源を設けなければならないとすると、機器の電源回路のコストが上昇して無駄が多いものとなる。そこで、機器の標準電圧となる電源電圧VCCを高電圧Vppに昇圧させる昇圧回路を設けることにより、フラッシュメモリの単一電源化を図る提案が従来からなされていた。

【0007】昇圧回路としてチャージポンプ回路を内蔵させた従来のフラッシュメモリを図9に示す。この図9では、フラッシュメモリ1が機器を制御するためのCPU2にバスライン3を介して接続された場合を示す。なお、このバスライン3には、1/0ポート11を介した周辺装置12やその他の図示しない各種デバイスが接続される。フラッシュメモリ1は、内部にメモリセルアレイ4とコマンド判定部5に加えて、チャージポンプ回路7を備えている。

【0008】コマンド判定部5は、CPU2から送られて来た制御信号がデータの書き込み処理、消去処理又は 読み出し処理等のいずれであるかを判定する回路であ る。そして、制御信号が高電圧を必要とする書き込み処 理又は消去処理であると判定した場合には、チャージボ ンプ回路7に高電圧を供給するための昇圧制御信号を送出し、また、これらの処理が終了した場合には、高電圧の供給を停止するための昇圧制御信号を送出する。

【0009】チャージポンプ回路7は、このコマンド判定部5からの昇圧制御信母に応じて高電圧の供給と停止を行う。上記チャージポンプ回路7の具体的構成例を図10に示す。

【0010】このチャージポンプ回路7は、電源13から機器の標準電圧である電源電圧VCCの供給を受けるようになっている。チャージポンプ回路7は、第1コンデンサ14は、双方の電極がそれぞれスイッチ16,17を介して電源13の正負極に接続されている。また、第2コンデンサ15は、スイッチ18,19を介して第1コンデンサ15の負極側の電極が電源13の正極に接続されている。そして、電源13の負極と第2コンデンサ15の正極側の電極とが高電圧を発生する出力端子20,20となる。なお、スイッチ16~19は、通常は無接点の半導体スイッチが用いられる。

【0011】このチャージポンプ回路7は、コマンド判定部5から高電圧を供給する昇圧制御信号を受け取ると、まずスイッチ16,17を閉じて第1コンデンサ14を充電する。次に、これらのスイッチ16,17を開くと共にスイッチ18,19を閉じる。すると、第1コンデンサ14の充電電圧が並列接続された第2コンデンサ15との間で容量分圧される。しかも、第2コンデンサ15の負極側の電極は電源13の正極に接続されているので、この第2コンデンサ15の正極側の電極は電源ので、この第2コンデンサ15の正極側の電極は電源電圧VCCに容量分圧された充電電圧を加えた電圧まで昇圧される。即ち、出力端子20,20には、最大で電源電圧VCCの2倍までの電圧を得ることができる。

【0012】また、このようなチャージポンプ回路7を 多段に接続すれば、電源電圧VCCの2倍を超える電圧を 得ることもできる。ただし、スイッチ16~19やコン デンサ14、15の内部抵抗により電圧降下が生じるの で、実際に出力端子20,20から得られる電圧は多少 低下する。なお、昇圧を行うためだけであれば、第2コ ンデンサ15を設けなくても、スイッチ18,19を閉 じた時点で第1コンデンサ14の正極側の端子から電源 電圧VCCの2倍の高電圧を得ることができる。しかし、 第2コンデンサ15を設けておけば、これらのコンデン サ14,15による容量分圧の比を変更することで昇圧 する電圧を電源電圧VCCの2倍までの間で調整すること ができる。また、このように2個のコンデンサ14,1 5を使用すれば、再度スイッチ18,19を開い上記昇 圧動作を繰り返した場合の出力電圧の変動を低減するこ ともできる。

【0013】上記チャージポンプ回路7から出力された 高電圧は、図9に示したメモリセルアレイ4に供給され てデータの書き込み処理又は消去処理が実行される。従って、このフラッシュメモリ1は、機器の基準電圧となる電源電圧VCCを供給するだけで、高電圧を内部的に発生してデータの書き込み処理や消去処理を行うことができる。

【0014】また、特開平6-203584号公報には、昇圧回路としてDC-DCコンパータを用いたフラッシュメモリが提案されている。図11に示すように、このフラッシュメモリ1は、DC-DCコンパータ6に昇圧制御信号を送ると共に、このDC-DCコンパータ6から高電圧Vppの供給を受けるようになっている。また、これらのフラッシュメモリ1とDC-DCコンパータ6は、電源として機器の基準電圧となる電源電圧VCCと接地電圧GNDが供給される。

【0015】CPU等の制御装置からこのフラッシュメモリ1に制御信号が送られて来ると、この制御信号がデータの書き込み処理か消去処理であった場合には、DC-DCコンバータ6に対して高電圧を供給するための昇圧制御信号を送る。すると、このDC-DCコンバータ6は、電源電圧VCCの電圧を変換することにより高電圧Vppを発生させてフラッシュメモリ1に供給する。

【0016】フラッシュメモリ1は、この高電圧Vppの供給を受けて、CPU等の制御装置から送られて来るアドレスとデータに基づきデータの書き込み処理を行ったり素子全体又は一部のブロックのデータの消去処理を行う。従って、このフラッシュメモリ1では、DC-DCコンバータ6が内蔵される場合は勿論、外部に接続される場合であっても、CPU等の制御装置は、このDC-DCコンバータ6の制御を行う必要がなくなり、実質的な単一電源化を図ることができる。

#### [0017]

【発明が解決しようとする課題】ところが、上記チャージポンプ回路 7 は、第 1 コンデンサ 1 4 の充電が完了すればスイッチ 1 6 ~ 1 9 のスイッチングだけで高電圧を得ることができるので短時間に昇圧が完了するという利点は有するものの、電圧変換効率は 3 0 %程度しかなく、しかも、コンデンサ 1 4, 1 5 に蓄積した電荷のみによって電流を供給するので電流供給能力が低いという欠点がある。また、上記 D C ー D C コンバータ 6 は、電圧変換効率が 8 0 %以上の高効率となり、十分な電流供給能力を有するという利点があるが、スイッチングを繰り返して徐々に昇圧を行うものであるため、所定の高電圧を得るまでに長時間を要するという欠点を有する。

【0018】このため、昇圧回路にチャージポンプ回路7を用いた従来のフラッシュメモリ1は、電圧変換効率が低いために電力消費が大きくなり、特にバッテリを電源とする機器に用いる場合に低消費電力化の妨げになるという問題があった。しかも、電子の注入にホットエレクトロンを用いる通常のフラッシュメモリ1の場合には、書き込み時に数mA程度の大きなドレイン電流が必

要となり、素子全体では数十mA程度の電流となるので、この電流を十分に供給するためには極めて容量の大きいコンデンサ14,15を用いなければならず、このチャージポンプ回路7の占有スペースが大きくなって機器の小型化の障害になるという問題もあった。

【0019】また、昇圧回路にDC-DCコンパータ6を用いた従来のフラッシュメモリ1では、昇圧に長時間を要するので、データの書き込みや消去の制御信号を送ってから所定の高電圧を得て実際に書き込み処理や消去処理が実行されるまでの時間が非常に長くなり、このフラッシュメモリ1を用いたシステムのパフォーマンスが極端に低下するという問題があった。

【0020】なお、上記問題は、フラッシュメモリ1に限らず、2種類以上の動作電源電圧を必要とする不揮発性半導体記憶装置に共通するものである。

【0021】本発明は、このような従来技術の課題を解決すべくなされたものであり、チャージポンプ回路とDC-DCコンパータを組み合わせた昇圧回路を用いることにより、消費電力や電流供給能力と動作速度についての性能バランスが優れた、システムの設計者にとって使い易い不揮発性半導体記憶装置を提供することを目的としている。

#### [0022]

【課題を解決するための手段】本発明の不揮発性半導体記憶装置は、低電圧と高電圧との間で2種類以上の動作電源電圧を必要とする不揮発性半導体記憶装置において、外部から供給される低電圧の電源電圧を昇圧するDC-DCコンバータと、該DC-DCコンバータが昇圧した出力電圧をさらに昇圧し高電圧の電源電圧として供給するチャージポンプ回路とを備え、そのことにより上記目的が達成される。

【0023】また、本発明の不揮発性半導体記憶装置は、低電圧と中電圧と高電圧の3種類の動作電源電圧を必要とする不揮発性半導体記憶装置において、外部から供給される低電圧の電源電圧を昇圧し中電圧の電源電圧として供給するDC-DCコンバータと、該DC-DCコンバータが昇圧した中電圧の電源電圧をさらに昇圧の電源電圧として供給するチャージポンプ回路とを備え、そのことにより上記目的が達成される。この本発明の不揮発性半導体記憶装置において、前記不揮発性半導体記憶装置において、前記不揮発性半導体記憶装置がフラッシュメモリであり、前記DC-DCコンバータが供給する中電圧の電源電圧が該フラッシュメモリの書き込み時におけるドレインーソース端子間に印加される構成とすることができる。

#### [0024]

【作用】上記構成により、低電圧の電源電圧をDC-DCコンバータで一旦中間の電圧まで昇圧し、この中間の電圧をチャージポンプ回路でさらに昇圧して動作時に用いる高電圧の電源電圧として供給するので、外部からは単一の低電圧の電源電圧のみを供給するだけで、2種類

以上の動作電源電圧を必要とする不揮発性半導体記憶装置を動作させることができる。しかも、低電圧の電源電圧をチャージポンプ回路のみによって高電圧に昇圧する場合に比べ、DC-DCコンバータを用いる分だけ効率よく電圧の変換を行うことができるので、消費電力を低減することができる。また、低電圧の電源電圧をDC-DCコンバータのみによって高電圧に昇圧する場合に比べ、昇圧に長時間を要するこのDC-DCコンバータでの昇圧の割り合いが小さくなる分だけ迅速に高電圧を得て動作速度の高速化を図ることができる。さらに、このDC-DCコンバータのスイッチ回路に印加される電圧を小さくすることができる。

【0025】従って、2種類以上の動作電源電圧を必要とする不揮発性半導体記憶装置を単一電源化する場合に、動作速度を大きく犠牲にすることなく、消費電力を比較的小さくすることができ、しかも、DC-DCコンパータにおけるスイッチ回路の耐電圧の負担を軽減することもできる。

【0026】また、上記構成により、DC-DCコンパータが昇圧した電圧を中電圧の電源電圧として供給し、チャージポンプ回路が昇圧した電圧を高電圧の電源電圧として供給するので、別個に降圧回路を設けることなく不揮発性半導体記憶装置に3種類の動作電源電圧を供給することができる。しかも、動作時に中電圧の電源電圧が大きな電流を必要とする場合にも、電流供給能力の高いDC-DCコンパータによって十分な電流を供給することができる。

【0027】従って、3種類の動作電源電圧を必要とする不揮発性半導体記憶装置を単一電源化する場合に、中電圧を得るための降圧回路を設ける必要がなくなるだけでなく、この中電圧に大きな電流を供給することができるようになる。

【0028】さらに、上記機成によれば、特にデータの書き込み時に中電圧の電源電圧を印加してドレインーソース端子間に大きな電流を流す必要のあるフラッシュメモリにおいても、電流供給能力の高いDC-DCコンパータによって十分な電流を供給することができるようになる。また、このフラッシュメモリは、高電圧の電源電圧を印加する場合には大きな電流を必要としないので、電流供給能力の低いチャージポンプ回路からの供給であっても十分に足りる。

【0029】なお、ここでいう低電圧と中電圧と高電圧は、それぞれ共通の基準電圧に対する電位差を意味する。従って、これら低電圧と中電圧と高電圧が接地電圧を基準として順に電位差の大きい正の電圧となる場合だけでなく、例えば正の電圧を基準とし、0Vの電圧を低電圧、負の電圧を高電圧とするような場合であってもよい。

【0030】また、ここでいうDC-DCコンバータとは、インダクタンス素子と発振回路とからなるインバー

タと、整流素子からなる整流回路とを組み合わせた直流 電圧変換回路をいい、チャージポンプ回路は、コンデン サとスイッチとの組み合わせによる昇圧回路をいう。

【0031】さらに、DC-DCコンバータとチャージポンプ回路は、不揮発性半導体記憶装置と同一の半導体基板上に形成してもよいし、それぞれ別の基板上に形成してハイブリットICを構成したり、単にユニット化するだけでもよい。ただし、これらの回路を同一の半導体基板上に形成する場合であっても、インダクタンス案子やコンデンサ等については外部に外付けすることができる。

#### [0032]

【実施例】以下、図面を参照しながら、本発明の実施例 を詳述する。

【0033】図1乃至図5は本発明の一実施例を示すものであって、図1はフラッシュメモリを示すブロック図、図2はDC-DCコンパータの構成を示す回路ブロック図、図3は書き込み時におけるDC-DCコンパータとチャージポンプ回路とメモリセルアレイとの接続を示すブロック図、図4は消去時におけるDC-DCコンパータとチャージポンプ回路とメモリセルアレイとの接続を示すブロック図、図5はフラッシュメモリの動作を示すフローチャートである。なお、図9〜図11に示した従来例と同様の機能を有する構成部材には同じ番号を付記する。

【0034】本実施例は、不揮発性半導体記憶装置としてフラッシュメモリを用いた場合について説明する。ただし、2種類以上の動作電源電圧を必要とするものであれば、他の不揮発性半導体記憶装置であっても同様に実施することができる。

【0035】本実施例で示す電子機器は、機器内部に装着されたバッテリから定電圧回路を介して例えば+5Vの電源電圧VCCを単一電源として供給するようにななっている。そして、図1に示すように、フラッシュメモリ1は、この電子機器の制御を行うためのCPU2にバス1は、内部にメモリセルアレイ4とコマンド判定部5に加えて、昇圧回路としてDCーDCコンバータ6と部まらと判定する。コマンド判定部を表表と判定した場合には、後に詳細に説明するようにDCーDCコンバータ6に昇圧制御信号を送出する。

【0036】DC-DCコンバータ6は、インバータと 整流回路とを組み合わせた直流電圧変換回路である。また、インバータは、インダクタンス素子と発振回路とからなる直流を交流又は脈流に変換する回路である。ただし、ここでいう発振回路は、正弦波を発振するような通 常の発振回路の他、矩形波等を発振するようなものでもよく、自励又は他励によってインダクタンス案子と電源との間を繰り返し断続するいわゆるチョッパ回路であってもよい。整流回路は、ダイオード等の整流素子からなり、通常は平滑用のコンデンサを有する。

【0037】本実施例では、上記DC-DCコンパータ 6として、図2に示すようないわゆる昇圧チョッパ回路 を用いる。このDC-DCコンバータ6は、電源電圧V CCと接地間にインダクタンス素子601とスイッチ60 2とが接続されて上記インバータが構成されている。イ ンダクタンス素子601はコイルであり、スイッチ60 2は、発振器603からの発振周期に従って制御回路6 04により繰り返しON/OFFを制御される半導体ス イッチである。また、これらインダクタンス素子601 とスイッチ602との間の接続ノードには、ダイオード 605を介して出力端子606が接続されると共に、こ の出力端子606と接地間に出力電圧を安定させるため のための平滑コンデンサ607が接続されて上記整流回 路が構成される。従って、制御回路604に制御されて スイッチ602がONになると、インダクタンス素子6 0 1 に電源電圧 VCCからの電流が供給されて磁気的エネ ルギが蓄積される。そして、スイッチ602がOFFに なって電流が遮断されると、このインダクタンス素子6 01に蓄積された磁気的エネルギが電磁誘導(自己誘 導)によって電流に変換され、ダイオード605を通り 平滑コンデンサ607を充電する。そして、この動作が 繰り返されることにより、平滑コンデンサ607の端子 電圧が上昇し、出力端子606から高電圧を出力するこ とができるようになる。ただし、この出力端子606の 電圧は、スイッチ602がON/OFFを繰り返すこと により徐々に上昇するので、所定の高電圧を安定して出 力できるようになるまではある程度の時間を要する。し かし、安定した高電圧が出力されるようになると、スイ ッチ602のON/OFFの繰り返しにより電流が順次 供給されるので電流供給能力は十分に大きくなる。ま た、直流電力をインバータ(チョッパ回路)と整流回路 とで電圧変換するので、電圧変換効率も80%の高効率 となる。なお、インダクタンス素子601は、十分なイ ンダクタンスを得るために小型化には限度があるので、 フラッシュメモリ1の素子に外付けされることになる。 【0038】上記DC-DCコンバータ6は、出力端子 606から出力される高電圧を検出するために、平滑コ ンデンサ607に対して並列に分圧抵抗608,609 が接続されている。そして、これらの分圧抵抗608, 609によって分圧された分圧電圧は、差動増幅器61 0の反転入力に入力される。この差動増幅器610の非 反転入力には基準電圧が入力される。基準電圧は、電源 電圧VCCに基づきツェナダイオード等を用いて得た電源 電圧VCCの変動に依存しない一定電圧であり、出力端子 606の出力電圧が所定の高電圧に達したときの分圧抵

抗608,609による分圧電圧と一致するような電圧 に設定されている。差動増幅器610は、これら反転入 力と非反転入力の電位差を増幅して出力する増幅器であ り、反転入力に入力された分圧電圧が基準電圧を超える と、発振器603と制御回路604にLレベルの信号を 送る。この差動増幅器610からLレベルの信号を受け 取ると、発振器603は発振を停止し、制御回路604 はスイッチ602を強制的にOFF状態にする。また、 この状態で出力端子606から電流が流出することによ り平滑コンデンサ607が放電して電圧が低下すると、 分圧抵抗608,609での分圧電圧が基準電圧よりも 低くなるので、差動増幅器610の出力がHレベルとな り、発振器603が発振を再開すると共に、制御回路6 04がこの発振周期でスイッチ602のON/OFFを 再開させる。従って、ここでは、出力端子606の出力 電圧を検出することによりDC-DCコンパータ6の動 作を制御して、この出力端子606の出力電圧が常に所 定の高電圧を維持できるようにしている。また、本実施 例のDC-DCコンバータ6は、フラッシュメモリ1が 要求する+12V程度の高電圧よりは低い+7~+9V 程度の高電圧(以降、この電圧を「中電圧」と称する) を出力するように設定されているので、+12 V程度の 電圧まで昇圧する従来のものに比べ比較的短時間に出力 電圧を安定させることができる。

【0039】また、上記DC-DCコンパータ6は、電 源電圧VCCを監視するために、この電源電圧VCCと接地 間に分圧抵抗611、612が接続されている。そし て、これらの分圧抵抗611,612によって分圧され た分圧電圧は、差動増幅器613の非反転入力に入力さ れる。この差動増幅器613の反転入力には上記基準電 圧が入力される。また、分圧抵抗611,612は、電 源電圧VCCが規定通りの電圧値である場合に、分圧電圧 がこの基準電圧と一致するような分圧比に設定されてい る。差動増幅器613は、上記差動増幅器610と同様 の増幅器であり、非反転入力に入力された分圧電圧が基 準電圧を超えると制御回路604にHレベルの信号を送 り、この分圧電圧が基準電圧よりも低くなるとLレベル の信号を送る。制御回路604は、この差動増幅器61 3の出力に応じてスイッチ602のON/OFFのデュ ーティ比を制御する。即ち、差動増幅器613の出力が Hレベルである場合には、スイッチ602のON時間を 短くしてDC-DCコンバータ6が昇圧し得る電圧を低 下させ、Lレベルである場合にはスイッチ602のON 時間を長くして昇圧し得る電圧を上昇させる。従って、 ここでは電源電圧VCCの電圧値に応じてDC-DCコン バータ6の昇圧能力を制御することにより、回路動作の 最適化を行い高い電圧変換効率を維持できるようにして いる。なお、差動増幅器613は、H/Lレベルの信号 ではなく、分圧電圧と基準電圧との差電圧を非飽和領域 内で増幅したアナログ電圧を出力し、このアナログ電圧

に応じて制御回路604がスイッチ602のON/OF Fのデューティ比を制御するようにしてもよい。

【0040】チャージポンプ回路7は、基本的にはコン デンサと、このコンデンサを電源電圧VCCで充電するた めのスイッチと、このコンデンサの一方の電極と電源電 圧VCCとの接続を逆転させるためのスイッチとで構成さ れる昇圧回路であり、図10に示した従来例と同様のも のを用いることができる。ただし、本実施例のチャージ ポンプ回路7は、電源電圧VCCではなく、DC-DCコ ンバータ6が昇圧した+7~+9V程度の中電圧をさら に+12 V程度の高電圧に昇圧するようになっている。 このチャージポンプ回路7は、1段構成であれば1回の コンデンサへの充電とスイッチングによって昇圧が完了 するので、短時間に高電圧を得ることができる。しか し、電荷が蓄積されたコンデンサからのみ電流を供給す るので、電流供給能力は低くなる。また、電圧変換効率 も30%程度の低効率となるが、本実施例の場合には、 +7~+9∨程度から+12∨程度までの比較的電位差 の少ない昇圧を行うので、この低い電圧変換効率による 電力の無駄は従来よりも少なくなる。なお、このチャー ジポンプ回路7に用いるコンデンサは、フラッシュメモ リ1の素子内に形成することが困難である場合には、外 付けにすることもできる。

【0041】上記DC-DCコンパータ6には、図3に 示すように、電源電圧VCCが供給され、このDC-DC コンパータ6が昇圧して出力する中電圧(+ 7~+9 V)が上記チャージポンプ回路 7 に供給されるようにな っている。また、DC-DCコンバータ6は、図1に示 したコマンド判定部5から昇圧制御信号として昇圧の開 始信号が送られて来ると上記昇圧動作を開始し、チャー ジポンプ回路7は、このDC-DCコンバータ6から出 力される中電圧が所定の電圧に達すると昇圧を開始す る。DC-DCコンバータ6から出力される中電圧は切 替スイッチ8に送られると共に、チャージポンプ回路7 から出力される高電圧(+12V)は切替スイッチ9に 送られる。これらの切替スイッチ8,9は、書き込み時 と消去時とで切り替わる回路であり、書き込み時には、 DC-DCコンバータ6から出力される中電圧が切替ス イッチ8を介してメモリセルアレイ4における選択メモ リセルのドレインDに供給されると共に、チャージポン プ回路 7 から出力される高電圧が切替スイッチ 9 を介し てメモリセルアレイ 4 における選択メモリセルのコント ロールゲートCGに供給される。そして、これによりメ モリセルアレイ4が図8に示した書き込み動作を行う。 また、消去時には、図4に示すように、切替スイッチ 8, 9が切り替わり、DC-DCコンバータ6から出力 される中電圧はメモリセルアレイ4には供給されず、チ ャージポンプ回路7から出力される高電圧のみが切替ス イッチ9を介してメモリセルアレイ4における消去プロ ックのメモリセルのソースSに供給される。そして、こ

れによりメモリセルアレイ 4 が図 7 に示した消去動作を行う。

【0042】上記構成のフラッシュメモリ1のデータの書き込み時と消去時の動作を図5のフローチャートに基づいて説明する。なお、図5の左側に示したフローチャートはシステム側のCPU2の動作を示すものであり、右側に示したフローチャートはフラッシュメモリ1側の内部動作を示すものである。まず、ステップ(以下

「S」という)1において、CPU2がパスライン3を介しフラッシュメモリ1にデータの書き込み又は消去のコマンドを送出する。また、書き込みコマンドを送る場合には、引き続いてパスライン3を介し書き込みを行うアドレスとデータも送出する。

【0043】フラッシュメモリ1側では、このコマンドを受け取って、コマンドの内容が書き込み又は消去のいずれかであるかどうかをコマンド判定部5が判断する

(S11)。ここで、コマンドの内容が読み出し等であ った場合には、電源電圧VCCのみで動作が可能であるた め、そのままこのコマンドの内容に応じた他の動作を実 行する。しかし、コマンドの内容が書き込み又は消去で あった場合には、コマンド判定部5がDC-DCコンパ ータ6に昇圧の開始信号を送る(S12)。 DC-DC コンパータ6では、この開始信号を受け取ると直ちに上 記昇圧動作を開始する。また、チャージポンプ回路7 は、このDC-DCコンバータ6の出力電圧が所定の中 電圧(+7~+9 V程度)に達した場合に昇圧動作を開 始して高電圧(+12V程度)を出力する。そして、D C-DCコンパータ6の出力電圧が所定の中電圧で安定 すると、コマンド判定部5は、コマンドの内容が書き込 みかどうかを判断して(S13)、書き込みコマンドで あれば書き込み処理を実行し(S14)、消去コマンド であれば消去処理を実行する(S15)。

【0044】S14の書き込み処理では、切替スイッチ 8, 9を図3に示したように切り替えると共に、CPU 2からパスライン3を介して送られて来るアドレスとデ ータを受け取り、このアドレスに基づいて選択した選択 メモリセルに対してデータに応じた書き込み動作を行 う。即ち、図8で示したように、選択メモリセルのコン トロールゲートCGにチャージポンプ回路 7 から供給さ れる高電圧(+12V)を印加すると共にソースSを接 地し、書き込むデータに応じてドレインDにDC-DC コンパータ6から供給される中電圧(+7~+9V)を 印加するか又は接地する。この際、ドレインDに中電圧 が印加された場合には、この選択メモリセルにホットエ レクトロンを発生させるための大きなドレイン電流が流 れる。しかし、DC-DCコンバータ6は、電流供給能 力が大きいので、この中電圧によるドレイン電流を十分 に供給することができる。また、コントロールゲートC Gにはほとんど電流が流れないので、ここに高電圧を印 加するチャージポンプ回路7は大きな電流供給能力を要

しない。そして、データの書き込みが確認されると、ステータスレジスタの書き込みの成功を示すフラグをセットする。

【0045】\$15の消去処理では、切替スイッチ8,9を図4に示したように切り替えると共に、図7で示したように、メモリセルアレイ4の各メモリセルに対してコントロールゲートCGを接地してドレインDを開放し、ソース\$にチャージポンプ回路7から供給される高電圧(+12V)を印加する。この際、ソース\$にはほとんど電流が流れないので、ここに高電圧を印加するチャージポンプ回路7は大きな電流供給能力を要しない。そして、データの消去が確認されると、ステータスレジスタの消去の成功を示すフラグをセットする。

【0046】システム側では、S1で書き込み又は消去 のコマンドを送出した後に、フラッシュメモリ1のステ ータスレジスタの内容をバスライン3を介して読み出す と共に(S2)、このステータスレジスタのフラグがセ ットされているかどうかにより書き込み処理又は消去処 理が成功したかどうかを判断し(S3)、まだ成功して いないと判断した場合には再びS2に戻ってこれらの処 理が成功するまで待機する。そして、上記S14の書き 込み処理又はS15の消去処理が完了してステータスレ ジスタのフラグがセットされると、S3でこれを検出し て、CPU2がパスライン3を介しフラッシュメモリ1 に書き込み又は消去の終了信号を送出し、システム側の 処理を完了する。なお、システム側では、この後も引き 続きフラッシュメモリ1のデータの書き込み又は消去を 行う場合には、S4の終了信号を送出することなく、S 1に戻って上記処理を繰り返すことができる。

【0047】フラッシュメモリ1側では、上記S14の 書き込み処理又はS15の消去処理が完了すると、CP U2から終了信号が送られて来るのを待機する (S1 6)。そして、この終了信号を受け取ると、コマンド判 定部5が昇圧の停止信号をDC-DCコンバータ6に送 り、これによってDC-DCコンバータ6が昇圧動作を 停止するとフラッシュメモリ1側の処理を完了する。な お、S16で終了信号の待機中に再度書き込み又は消去 のコマンドを受け取った場合には、再びS11の処理に 戻り上記処理を繰り返すことができる。フラッシュメモ リ1がシステム側からの終了信号を待ってS17でDC - D C コンパータ 6 の昇圧動作を停止させるのは、この ように引き続いてデータの書き込み又は消去を行う場合 に、DC-DCコンバータ6の昇圧動作を最初からやり 直す無駄を省くためである。ただし、S16で終了信号 や書き込み又は消去のコマンドを受け取ることなく所定 時間が経過した場合には、DC-DCコンパータ6によ る無駄な電力消費を避けるために、そのままS17に移 行してフラッシュメモリ 1 側の処理を終了するさせるよ うにしてもよい。

【0048】以上説明したように、本実施例のフラッシ

ュメモリ1によれば、+5Vの電源電圧VCCをDC-D Cコンパータ6で一旦+7~+9V程度の中電圧まで昇 圧し、この中電圧をチャージポンプ回路7でさらに昇圧 して+12V程度の高電圧を得るので、電圧変換効率の 低いチャージポンプ回路7のみによって電源電圧VCCを 高電圧まで昇圧する従来例の場合に比べ、比較的効率よ く電圧の変換を行い消費電力を低減することができる。 従って、バッテリを電源とする携帯用機器等にこのフラ ッシュメモリ1を用いた場合にも、このバッテリを長寿 命化することができる。また、昇圧に長時間を要するD C-DCコンパータ6のみによって電源電圧VCCを高電 圧まで昇圧する従来例の場合に比べ、迅速に安定した高 電圧を得ることができるので、フラッシュメモリ1の動 作速度の高速化を図ることがことができ、電子機器のパ フォーマンスを低下させるようなことがなくなる。例え ば、本実施例の場合、DC-DCコンバータ6のみによ って昇圧を行う場合に比べ、昇圧に要する時間を約3~ 4μ秒短縮することができる。しかも、このDC-DC コンパータ6で昇圧する電圧が高電圧よりも低い+7~ +9 V程度の中電圧となるので、スイッチ602に加わ る負担を軽減することができる。

【0049】さらに、本実施例のフラッシュメモリ1は、書き込み処理時に選択メモリセルのドレインDに印

加する+7~+9 V程度の中電圧を電流供給能力の大き いDC-DCコンパータ6から供給するので、このドレ インDに流れる大きなドレイン電流を十分に供給するこ とができるようになる。また、例えば電源電圧VCCが 5 **Vであれば、書き込み処理時にこの電源電圧VCCを直接** 選択メモリセルのドレインDに印加することも可能とな る。しかし、バッテリを電源とする携帯用機器等では、 消費電力を少なくするために近年電源電圧VCCの低電圧 化が進み、3 Vの電源電圧 VCCで駆動されるものも多く なっている。そして、このような場合には、選択メモリ セルのドレインDに印加する電圧は電源電圧VCCでは低 すぎるので、必ず+7~+9V程度の中電圧が必要とな る。そこで、本実施例のように中電圧をDC-DCコン バータ6から直接供給することができれば、昇圧によっ て得た+12V程度の高電圧を再び降圧する降圧回路を 設ける必要もなくなる。

【0050】本実施例のようにDC-DCコンバータ6とチャージポンプ回路7との組み合わせによって高電圧を発生させた場合と、チャージポンプ回路7のみ又はDC-DCコンバータ6のみで高電圧を発生させた場合の利害得失を表1にまとめる。

[0051]

【表1】

|          | チャージポンプ回路 | DC-DCコンパータ | 本実施例     |
|----------|-----------|------------|----------|
| 消費電力     | 最大        | 最小         | 小        |
| 昇圧に要する時間 | 最短        | 最長         | 短時間      |
| 電流供給能力   | . 小       | *          | <b>*</b> |

【0052】チャージポンプ回路7のみを用いた場合には、消費電力が最も大きくなり電流供給能力も小さくなるが、昇圧に要する時間は最短となる。また、DC-DCコンバータ6のみを用いた場合には、昇圧に要する時間は最長であるが、消費電力が最小となり電流供給能力も十分に有する。

【0053】これに対して、本実施例では、消費電力が 比較的小さく、昇圧に要する時間も比較的短くなり、中 電圧については十分な電流供給能力を有するものとなる ので、システム全体のパフォーマンスを考慮する上で設 計者にとって使い易い性能パランスの優れたフラッシュ メモリ1となる。

#### [0054]

【発明の効果】以上の説明から明らかなように、本発明の不揮発性半導体記憶装置によれば、2種類以上の動作電源電圧を必要とする不揮発性半導体記憶装置を単一電源化すると共に、これによって動作速度が大きく低下することなく、消費電力も比較的小さくできるので、システム全体のパフォーマンスを考慮する上で設計者にとって使い易い性能バランスの優れた不揮発性半導体記憶装

置を提供することができるようになる。しかも、DC-DCコンバータでの昇圧の割り合いが小さくて済むので、昇圧した電圧をスイッチングするスイッチ回路への負担を軽減することができる。

【0055】また、DC-DCコンバータにより中電圧の電源電圧を供給するので、3種類の動作電源電圧を必要とする不揮発性半導体記憶装置においても別個に降圧回路を設ける必要がなくなるだけでなく、特にフラッシュメモリ等の不揮発性半導体記憶装置において、このDC-DCコンバータから十分な電流の供給を受けて確実な動作を行うことができるようになる。

#### 【図面の簡単な説明】

【図1】本発明の一実施例を示すものであって、フラッシュメモリを示すブロック図である。

【図2】本発明の一実施例を示すものであって、DC-DCコンパータの構成例を示す回路ブロック図である。

【図3】本発明の一実施例を示すものであって、書き込み時におけるDC-DCコンバータとチャージポンプ回路とメモリセルアレイとの接続を示すブロック図である。

【図4】本発明の一実施例を示すものであって、消去時におけるDC-DCコンバータとチャージポンプ回路とメモリセルアレイとの接続を示すブロック図である。

【図5】本発明の一実施例を示すものであって、フラッシュメモリの動作を示すフローチャートである。

【図6】読み出し時におけるフラッシュメモリのメモリセルの動作を示す回路図である。

【図7】消去時におけるフラッシュメモリのメモリセル の動作を示す回路図である。

【図8】書き込み時におけるフラッシュメモリのメモリセルの動作を示す回路図である。


【図9】従来例を示すものであって、フラッシュメモリとこれを用いるシステムの構成を示すブロック図である。


【図10】チャージポンプ回路の構成例を示す回路図である。


【図11】従来例を示すものであって、フラッシュメモリとDC-DCコンパータとを示すブロック図である。 【符号の説明】

- 1 フラッシュメモリ
- 6 DC-DCコンパータ
- 7 チャージポンプ回路









【図5】

